Während Espressif in Zukunft voll und ganz auf RISC-V-Rechenkerne setzen möchte, versucht ARM mit dem Cortex-M85 einen Embedded-Kern mit höherer Rechenleistung anzubieten. Espressif bietet außerdem einen neuen Controller an, und schließt eine Partnerschaft in Sachen Embedded.
Worum geht es hier?
Der Kampf zwischen ARM und RISC-V geht – frei nach dem viel zu früh verstorbenen Mo-Do – “immer weiter“. Espressif macht eine klare Ankündigung pro RISC-V, während ARM einen neuen Mikrocontroller-Typ in die Manege jagt.
Espressif: RISC-V, außer „im Sonderregime“.
ESP32-Controller sind bekannt: die Rechenleistung beziehen die Chips dabei im allgemeinen aus Prozessorkernen der Bauart XTENSA. Mit dem ESP32-C3 stellte man vor einiger Zeit einen „ersten“ Chip vor, der stattdessen auf die quelloffene Architektur RISC-V setzte.
Auf eine LinkedIn-Anfrage reagierte Swee-Ann Teo – CEO von Espressif – wie in der Abbildung gezeigt.
Übersetzt bedeutet dies so viel, wie, dass Espressif in Zukunft wohl fast überall nur noch auf RISC-V-Kerne setzen dürfte. Für den „realen Entwickler“ ist diese Änderung von geringer Relevanz – ESP-IDF ist eine Hardware-Abstraktionsschicht; ob der Compiler am Ende XTENSA- oder RISC-V-Assembler ausspuckt, ist egal.
Edge Impulse unterstützt ab sofort ESP-EYE
Edge Impulse ist auf die Erzeugung von AI-Firmware spezialisiert, die verschiedene Aufgaben des Machine-Learning“ stark beschleunigt“ ausführen können.
Neu ist Unterstützung für den ESP-EYE – das in der Abbildung gezeigte Evaluationsboard bringt eine Kamera mit, ist für AI-Aufgaben optimiert und bezieht seine Rechenleistung aus einem zweikernigen XTENSA LX6-Kern (siehe auch https://makeradvisor.com/esp-eye-new-esp32-based-board/).
(Bildquelle: Espressif)
Der einst von Seeed Studio bekannte Projektmanager Dimitri Maslov verspricht in der unter https://www.edgeimpulse.com/blog/announcing-official-support-for-the-espressif-esp-eye-esp32 einsehbaren Ankündigung massive Performance-Steigerung durch Nutzung der neuen ESP-AI-Instruktionen:
ESP-C2: „größenoptimierte“ Variante des ESP32
Auf dem unter https://blog.espressif.com/esp32-c2-and-why-it-matter-s-bcf4d7d0b2c6 bereitstehenden ESP-Blog hat Espressif eine Vorankündigung eines neuen, als C2 bezeichneten Chips veröffentlicht. Sein Die präsentiert sich wie in Abbildung drei gezeigt.
(Bildquelle: Espressif)
Das wichtigste Design Ziel war dabei eine Größenoptimierung des Chips:
2After almost a year, the result is a chip in a 4mm x 4mm package, supporting WiFi 4 + BLE 5.0 with 272 kB of memory and runs ESP–IDF and frameworks such as ESP–Jumpstart and ESP–RainMaker.
Ob des kleineren Chips und der damit einhergehenden Reduktion der Parasiteneffekte ergeben sich sehr gute RF-Eigenschaften:
2ESP32–C2 can transmit 802.11N MC7 packets (72.2 Mbps) with 18 dBm output power. It transmits at the full 20 dBm FCC limit for the lower data rates. The typical receiver sensitivity is between –97 to –100 dBm for 1 Mbps 802.11B packets. The receive current is 58 mA.
Wie im Fall fast aller vorhergehenden Ankündigungen gilt auch hier, dass Espressif derzeit nur „unter der Hand“ an vertraute Kunden Samples herausgibt-wer einen Antrag stellen möchte, kann dies durch E-Mail an sales@Espressif.com tun.
Arm: Cortex 85 bietet sowohl höhere Rechenleistung als auch mehr ML-Performance.
ARM nutzt die für klassische MSR-Aufgaben vorgesehene Cortex M-Serie seit langer Zeit als „Schnellbomber“ zur Einschränkung des RISC-V-Ökosystems. Mit dem M85 steht nun eine neue Variante des Kerns am Start, die die Leistungsdaten der Vorgänger übertrifft.
Spezifischerweise verspricht ARM dabei im Bereich der Fixkommaberechnungen mehr Leistungsfähigkeit als beim bisherigen Spitzenreiter M7. Freunde von Edge-ML-Aufgaben profitieren ebenfalls – der in diesem Bereich „leistungsfähigste“ M55 wird, wie in der Abbildung gezeigt, ebenfalls deklassiert.
(Bildquelle: https://community.arm.com/arm-community-blogs/b/internet-of-things-blog/posts/introducing-cortex-m85)
ARM erreicht diese extrem hohen Rechenleistungen unter anderem dadurch, dass der Controller mit die vom M55 bekannten erweiterte Vektor-Erweiterungen mitbringt:
2Optional Helium technology (M–profile Vector Extension) supporting up to:
3 • 2 x 32–bit MACs/cycle
4 • 4 x 16–bit MACs/cycle
5 • 8 x 8–bit MACs/cycle
Im Bereich der „sonstigen“ Performance stellt ARM drei unterschiedliche DMIPS-Werte zur Verfügung, die das Unternehmen allerdings auch erklärt:
2Note:
3*Contact Arm for compilation conditions, as well as implementation data.
4** The first result abides by all of the “ground rules” laid out in the Dhrystone documentation, the second permits inlining of functions, not just the permitted C string libraries, while the third additionally permits simultaneous (”multi–file”) compilation. All are with the original (K&R) v2.1 of Dhrystone. Arm Compiler 6.18.
Wie im Fall der meisten anderen Chips gilt natürlich auch hier, dass bis zur „Auslieferung“ erste auf dem neuen Kern basierenden Mikrocontroller gute zwei Jahre ins Land gehen werden. Die ist im Fall von ARM allerdings nicht weiter schlimm – die hier in der Vergangenheit schon öfter besprochene Virtual Hardware ermöglicht Entwicklern schon jetzt die Nutzung des Chips. Weitere Informationen hierzu finden sich unter https://developer.arm.com/Processors/Cortex-M85.
Zuerst erschienen bei Mikrocontroller.net News
Quelle: Read More